000			01217nam a2200289 a 4500
003			MX-TeUDD
005			20240612182638.0
008			021107s2000 mx a gr 001 0 spa c
020			_a8478973516
020			_a9701504437
040			_aMX-TeUDD _bspa _cMX-TeUDD
050	0	4	_aTK7885.7 _b.P3 2000
100	1		_aPardo Carpio, Fernando. _9171607
245	1	0	_aVHDL : _blenguaje para síntesis y modelado de circuitos / _cFernando Pardo Carpio, José A. Boluda Grau.
246	2		_aLenguaje para síntesis y modelado de circuitos.
260			_aMéxico : _bAlfaomega : _bRa-Ma, _c2000
300			_axi, 238 p. : _bil. ; _c23 cm. + _e1 disco compacto (4 3/4 plg.).
500			_aEl disco compacto contiene los ejemplos del libro, un sintetizador (Altera) y un simulador (VeriBest) de VHDL.
500			_aEl disco compacto se encuentra para su consulta en el Centro de Información.
504			_aBibliografía p. [231]-232.
650		4	_aVHDL (Lenguaje de descripción de hardware) _9109059
650		4	_aDiseño de circuitos electrónicos-Procesamiento electrónico de datos _9171608
700	1		_aBoluda Grau, José A., _ecoaut. _9171609
905			_aAcervo
906			_aRocio _b20040127
942			_cBK01 _2lcc
999			_c258315 _d258315
907			_c2 _dUlises Castrejon